Samsung construit le premier transistor empilé en 3D au monde avec un pas record de 42 nm

Samsung Electronics a déclaré avoir démontré le premier transistor empilé en 3D avec un pas de grille de 42 nm, battant le précédent record de l'industrie de 48 nm.sedaily+1
La technologie empile les transistors verticalement plutôt que côte à côte, doublant théoriquement la densité sur la même surface de puce pour les semi-conducteurs logiques.finance.sina.com.cn+1
L'article a remporté le prix du meilleur article au symposium VLSI 2026 ; Samsung affirme prévoir de poursuivre la commercialisation pour les puces d'IA et de calcul haute performance.sedaily+1

Samsung Electronics a annoncé mardi que son centre de recherche sur les semi-conducteurs a démontré le premier transistor à effet de champ empilé en 3D au monde avec un pas de grille de 42 nanomètres, une percée présentée lors du symposium VLSI 2026 à Honolulu qui a remporté le prix du meilleur article de la conférence.sedaily+2

Briser les limites horizontales

L'article, intitulé « Première démonstration de FET empilés en 3D avec un pas de grille de 42 nm dotés de canaux à triple empilement de nanofeuilles pour les applications logiques avancées », a été sélectionné comme le meilleur article parmi plus de 1 000 soumissions au symposium, l'une des trois plus grandes conférences sur les semi-conducteurs au monde. La recherche a été menée par l'équipe Logic TD de Samsung sous la direction de l'auteur principal Donghoon Hwang.LinkedIn+1

Les puces logiques traditionnelles améliorent la densité en réduisant l'espacement horizontal entre les transistors, mais à mesure que les dimensions approchent des limites physiques, les fines couches isolantes commencent à laisser fuir le courant. L'approche de Samsung empile verticalement les transistors de type N et de type P, doublant théoriquement le nombre de transistors pouvant tenir dans la même zone. L'entreprise a utilisé des canaux à triple empilement de nanofeuilles pour les deux types de dispositifs sur une seule plaquette — le plus grand nombre de nanofeuilles jamais démontré dans une structure FET complémentaire.sedaily+3

Le plus petit pas de grille jamais enregistré

Le pas de grille de 42 nanomètres dépasse le minimum industriel précédent de 48 nanomètres. Samsung a déclaré avoir résolu le défi critique consistant à isoler électriquement les transistors supérieur et inférieur via une couche diélectrique intermédiaire et a appliqué une connexion directe entre les dispositifs empilés. L'entreprise a noté que le concept d'empilement vertical a déjà été prouvé dans les semi-conducteurs de mémoire via la mémoire flash V-NAND et la mémoire à large bande passante, mais cela marque sa première application aux puces logiques.뉴스1+2

Vers la commercialisation

Samsung s'attend à ce que la technologie serve les semi-conducteurs logiques de nouvelle génération pour l'intelligence artificielle et le calcul haute performance, où l'intégration de plus de transistors par unité de surface peut améliorer à la fois la puissance de traitement et l'efficacité énergétique. L'entreprise a déclaré qu'elle prévoyait de poursuivre ses recherches en vue d'une commercialisation, bien qu'elle n'ait pas précisé de calendrier pour la production en volume.Maeil Business Newspaper+1

Le symposium VLSI 2026 s'est tenu du 14 au 18 juin à Honolulu, avec des présentations de Samsung, Intel et TSMC Taiwan Semiconductor Manufacturing Company Limited , toutes faisant progresser des approches concurrentes de l'empilement de transistors en 3D.IEEE Spectrum+1

Sources (15)