Samsung rakentaa maailman ensimmäisen 3D-pinotun transistorin ennätyksellisellä 42 nm:n jaolla

Samsung Electronics ilmoitti esitelleensä ensimmäisen 3D-pinotun transistorin 42 nm:n porttijaolla, mikä rikkoo aiemman 48 nm:n teollisuusennätyksen.sedaily+1
Teknologia pinoaa transistorit pystysuunnassa vierekkäin asettamisen sijaan, mikä teoriassa kaksinkertaistaa tiheyden samalla sirualueella logiikkapuolijohteille.finance.sina.com.cn+1
Tutkimus voitti parhaan artikkelin palkinnon VLSI Symposium 2026 -tapahtumassa; Samsungin mukaan se aikoo pyrkiä kaupallistamiseen tekoäly- ja korkean suorituskyvyn laskentasiruja varten.sedaily+1

Samsung Electronics ilmoitti tiistaina, että sen puolijohdetutkimuskeskus on esitellyt maailman ensimmäisen 3D-pinotun kenttätransistorin 42 nanometrin porttijaolla. Tämä läpimurto esiteltiin Honolulun VLSI Symposium 2026 -konferenssissa, ja se palkittiin konferenssin parhaan artikkelin palkinnolla.sedaily+2

Horisontaalisten rajojen rikkominen

Artikkeli, jonka otsikko on "First Demonstration of 3D Stacked FETs at Gate Pitch of 42nm Featuring Triple Stacked Nanosheet Channels for Advanced Logic Applications", valittiin parhaaksi artikkeliksi yli 1 000 hakemuksen joukosta symposiumissa, joka on yksi maailman kolmesta johtavasta puolijohdekonferenssista. Tutkimusta johti Samsungin Logic TD -tiimi pääkirjoittaja Donghoon Hwangin johdolla.LinkedIn+1

Perinteiset logiikkasirut parantavat tiheyttä pienentämällä transistorien välistä horisontaalista etäisyyttä, mutta kun mitat lähestyvät fyysisiä rajoja, ohuet eristekerrokset alkavat vuotaa virtaa. Samsungin lähestymistapa pinoaa N-tyypin ja P-tyypin transistorit pystysuunnassa, mikä teoriassa kaksinkertaistaa samalle alueelle mahtuvien transistorien määrän. Yritys käytti kolminkertaisesti pinottuja nanolevykanavia molemmille laitetyypeille yhdellä kiekolla – tämä on suurin määrä nanolevyjä, joka on koskaan osoitettu komplementaarisessa FET-rakenteessa.sedaily+3

Pienin porttijako ennätyksellisesti

42 nanometrin porttijako ylittää aiemman 48 nanometrin teollisuuden vähimmäisvaatimuksen. Samsung kertoi ratkaisseensa kriittisen haasteen ylempien ja alempien transistorien sähköisestä eristämisestä välissä olevan dielektrisen kerroksen avulla ja soveltaneensa suoraa yhteyttä pinottujen laitteiden välillä. Yritys totesi, että pystysuuntaisen pinoamisen konsepti on jo todistettu muistipuolijohteissa V-NAND-flash-muistin ja korkean kaistanleveyden muistin kautta, mutta tämä on ensimmäinen kerta, kun sitä sovelletaan logiikkasiruihin.뉴스1+2

Tie kaupallistamiseen

Samsung odottaa teknologian palvelevan seuraavan sukupolven logiikkapuolijohteita tekoälyä ja korkean suorituskyvyn laskentaa varten, missä useamman transistorin mahduttaminen pinta-alayksikköä kohden voi parantaa sekä laskentatehoa että energiatehokkuutta. Yritys kertoi suunnittelevansa tutkimuksen jatkamista kohti kaupallistamista, vaikka se ei määritellyt aikataulua massatuotannolle.Maeil Business Newspaper+1

VLSI Symposium 2026 järjestettiin 14.–18. kesäkuuta Honolulussa, ja siellä esiintyivät Samsung, Intel ja TSMC Taiwan Semiconductor Manufacturing Company Limited , jotka kaikki edistävät kilpailevia lähestymistapoja 3D-transistorien pinoamiseen.IEEE Spectrum+1

Lähteet (15)