Intel überwindet Hürde für gigantische KI-Chips

Intel ↘ 1.02% hat an seinem Standort in Rio Rancho, New Mexico, eine Reihe von Durchbrüchen bei fortschrittlichen Chip-Gehäusen bekannt gegeben. Dies löst eine zentrale Herausforderung bei der Verkapselung und macht den Weg frei für gigantische Chip-Packages, die bis auf das 24-Fache der Standard-Retikelgröße skaliert werden können, weit über das hinaus, was die Halbleiterindustrie bisher erreicht hat.

Durchbrechen der Kapselungswand

In am 29. Juli veröffentlichten Ankündigungen erläuterte Intel Foundry, wie seine Ingenieurteams ein extrem hartnäckiges Hindernis beim Bau immer größerer Chip-Gehäuse überwanden: das zuverlässige Verteilen von Underfill-Material über Distanzen, die mit der Package-Größe wachsen. Derzeit liegt die maximale Underfill-Fließstrecke bei etwa 43 mm mit der EMIB-Technologie von Intel und bei 22 mm bei Standarddesigns. Bei Skalierungen von 5x bis 10x Retikel und darüber hinaus muss das Material deutlich weiter fließen, während gleichzeitig Lufteinschlüsse vermieden werden müssen, die die Zuverlässigkeit beeinträchtigen.newsroom.intel+1

Die Lösung von Intel nutzt drei aufeinander abgestimmte Innovationen. Erstens ermöglicht ein optimiertes Underfill-Material mit verringerter Viskosität ein längeres Fließen der Dichtungsmasse, ohne die mechanische Integrität zu beeinträchtigen. Zweitens verbessert eine neu konzipierte Multipunkt-Dosierstrategie die Abdeckung und verringert die effektive Fließstrecke. Drittens beseitigt ein abgestimmter Aushärtungsprozess Hohlräume, um fehlerfreie Packages zu erzeugen.wccftech

Das Unternehmen validierte den Ansatz an mehreren Packages seiner Hyper-Large Form Factor-Architektur, darunter ein EMIB-basiertes Package mit mehr als 5-facher Retikelgröße für 18 Dies mit 12 HBM-Speicherplätzen sowie ein kachelbasiertes EMIB-Package mit mehr als 7-facher Retikelgröße. Beide erzielten eine hohlraumfreie Verkapselung. Die Roadmap von Intel zielt auf Packages mit den Abmessungen 240 mm mal 240 mm bei 24-facher Retikelgröße ab, wobei Packaging auf Panelebene schlussendlich über die 50-fache Retikelgröße hinausgehen soll.wccftech

KI in neuem Maßstab antreiben

Der Standort Rio Rancho, der 1980 als 25-Personen-Betrieb begann, beschäftigt heute 2.700 Mitarbeiter und nutzt Technologien wie Foveros-3D-Stapelung, EMIB-Siliziumbrücken sowie die neueste EMIB-T-Variante. Letztere liefert Strom direkt über Brückenkanäle, um die Anforderungen von Speicher mit hoher Bandbreite zu erfüllen. Packages dieser Größenordnung werden voraussichtlich mit 15 bis 25 Kilowatt betrieben, was modulare Kühlarchitekturen und eingebettete Siliziumkondensatoren erfordert, die bis zu 1 Millifarad an lokaler Energiespeicherung bereitstellen.newsroom.intel+1

"Einige Kunden kommen zuerst wegen des fortgeschrittenen Packagings zu uns", sagte Katie Prouty, Leiterin der Fab-9-Anlage von Intel. "Wenn es uns gelingt, diese Kunden erfolgreich zu beliefern, werden sie ihr Vertrauen in Intel als Foundry weiter ausbauen."newsroom.intel

Erweiterung des Ökosystems

Die Packaging-Initiative zieht externe Partner an. Tessolve, ein Halbleiterdienstleister, gab eine Zusammenarbeit mit Intel Foundry zur Unterstützung des fortschrittlichen EMIB-Package-Designs bekannt, nachdem ein durchgängiges Design- und Simulationsprojekt abgeschlossen wurde. Srini Chinamilli, Mitbegründer und CEO von Tessolve, sagte, die Partnerschaft ermögliche es dem Unternehmen, "unsere Angebote für Intel Foundry-Kunden weiter auszubauen". Intel gab vor Kurzem auch eine Zusammenarbeit mit Lens Technology bei Verpackungslösungen auf Glassubstratbasis für KI- und Rechenzentrumsanwendungen bekannt.chiplet-marketplace+3