Google choisit le packaging d’Intel pour sa prochaine TPU, s’éloignant de TSMC

Google Alphabet Inc. ↘ 0.05% est sur le point d'abandonner le packaging CoWoS dominant de Taiwan Semiconductor Manufacturing Company Limited ↘ 4.07% de TSMC pour son unité de traitement tensoriel de nouvelle génération, se tournant plutôt vers la technologie EMIB-T d'Intel ↘ 6.58% dans un mouvement qui pourrait remodeler la chaîne d'approvisionnement des puces d'IA.

La société de recherche sur les semi-conducteurs SemiAnalysis a révélé le 30 juin que la prochaine TPU de Google, nom de code Humufish, utilisera le packaging EMIB-T d'Intel plutôt que la plateforme CoWoS qui sous-tend presque tous les principaux accélérateurs d'entraînement d'IA aujourd'hui. Ce changement marque l'une des décisions de packaging les plus lourdes de conséquences dans l'industrie du matériel d'IA, car la capacité CoWoS de TSMC a été confrontée à une pression croissante due à la demande en plein essor.x+1

Ce que propose l'EMIB-T

L'EMIB, ou Embedded Multi-die Interconnect Bridge, fonctionne en intégrant de petits ponts en silicium directement dans le substrat du boîtier uniquement là où les puces ont besoin d'une communication à haut débit, éliminant la coûteuse couche d'interposeur en silicium requise par le CoWoS. Le "T" dans EMIB-T signifie TSV, ou Through-Silicon Via, qui permet une alimentation électrique verticale à travers les ponts eux-mêmes. Cette approche permet à l'énergie et aux signaux de circuler verticalement, réduisant le bruit et favorisant une meilleure intégration de la mémoire à large bande passante.threads+5

Intel a décrit l'EMIB-T comme étant capable de prendre en charge des boîtiers allant jusqu'à 120 mm par 180 mm avec plus de 38 ponts et 12 grandes puces, une échelle adaptée aux conceptions multi-chiplets de plus en plus complexes que les accélérateurs d'IA exigent.damnang2.substack

Préoccupations concernant l'échelle et le rendement

L'opportunité commerciale est substantielle. The Information a rapporté en juin que Google a réservé Intel pour emballer plus de 3 millions de TPU d'ici 2028. Des rapports plus tôt cette année indiquaient que les rendements de l'EMIB d'Intel avaient atteint environ 90 pour cent, une étape importante qui a aidé à renforcer la confiance de l'industrie. SK hynix a également testé le packaging EMIB d'Intel pour l'intégration HBM.tomshardware+2

Cependant, SemiAnalysis a averti que le rendement à grande échelle reste le principal défi d'Intel avec cette technologie. Bien qu'Intel gagne des clients de packaging externes — avec Google comme client phare — l'entreprise s'éloigne ironiquement de l'EMIB pour ses propres produits, son prochain processeur Diamond Rapids devant utiliser UCIe sur substrat à la place.linkedin

La TPU Humufish, que l'on pense correspondre à la génération TPUv8e, devrait arriver fin 2027. La capacité d'Intel Foundry à fournir des rendements constants aux volumes requis par Google déterminera si ce changement de packaging devient un réalignement durable ou un détour temporaire de l'emprise de TSMC sur l'assemblage avancé des puces d'IA.wccftech+1