TSMC will Kapazitäten für KI-Chip-Verpackung bis 2028 verdoppeln

Taiwan Semiconductor Manufacturing Company ↗ 6.33% bereitet sich darauf vor, seine Kapazitäten für fortgeschrittenes Chip-Packaging bis Ende 2028 zu verdoppeln. Dies berichten taiwanesische Medien, da die Nachfrage nach KI-Prozessoren weiterhin das Angebot übersteigt und Zusatzaufträge an Konkurrenzunternehmen lenkt.

Die CoWoS-Kapazität (Chip-on-Wafer-on-Substrate) von TSMC soll bis Ende 2028 voraussichtlich rund 260.000 Äquivalente von Zwölf-Zoll-Wafern pro Monat erreichen, verglichen mit geschätzten 130.000 bis Ende dieses Jahres. Die Expansion wird sich auf Produktionsstätten auf dem TSMC-Campus in Arizona in den USA sowie auf die AP7-Anlage in Taiwan konzentrieren.wccftech+1

Der Engpass beim Packaging

CoWoS hat sich zur dominanten Verpackungstechnologie für hochleistungsfähige KI-Beschleuniger entwickelt und wird von Nvidia ↗ 2.78%, AMD Advanced Micro Devices, Inc. ↗ 11.04% sowie einer wachsenden Zahl von Cloud-Anbietern genutzt, die eigene Chips entwickeln. Die Technologie nutzt einen Silizium-Interposer mit Durchkontaktierungen (Through-Silicon Vias), um Logik- und Speicher-Dies auf einem einzigen Package zu verbinden. Dies ermöglicht die hohe Bandbreite und geringe Latenz, die große KI-Modelle benötigen.3dfabric.tsmc+1

Trotz jahrelangen Kapazitätsaufbaus, von etwa 13.000 Wafern pro Monat Ende 2023 bis zum aktuellen Kurs, liegt die Nachfrage durchgehend vor dem Angebot. TrendForce schätzte die Lücke zwischen Angebot und Nachfrage bei CoWoS Mitte 2026 auf knapp 20 Prozent, die sich bis Jahresende auf etwa 10 Prozent verengen dürfte. Der anhaltende Engpass hat Kunden zu alternativen Packaging-Anbietern wie UMC United Microelectronics Corporation ↗ 3.51%, Amkor ↗ 7.64% und ASE ↗ 6.43% geführt.wccftech+2

Intels EMIB-T als Alternative

Intel ↗ 7.71% positioniert seine EMIB-T-Technologie als ernsthafte Alternative. Im Gegensatz zu CoWoS bettet EMIB-T Silizium-Brückenverbindungen in ein organisches Substrat ein, anstatt auf einen vollständigen Silizium-Interposer zu setzen. Im Bericht zitierte Analysten schätzen, dass die EMIB-T-Kapazität von Intel, umgerechnet in ein CoWoS-Äquivalent, im Jahr 2027 etwa 15.000 bis 20.000 Wafer pro Monat und bis 2028 rund 40.000 bis 45.000 Wafer erreichen könnte. Intel hat bei EMIB Ausbeuten von 90 Prozent gemeldet, und Unternehmen wie MediaTek evaluieren die Technologie Berichten zufolge bereits für eine Produktion ab Ende 2027.wccftech+2

Die Architektur von EMIB-T gilt als besonders geeignet für maßgeschneiderte KI-Chips, die von Cloud-Giganten wie Google Alphabet Inc. ↗ 0.78% und Amazon Amazon.com, Inc. ↘ 0.35% entwickelt werden, und weniger für die leistungsstarken Grafikprozessoren, die den Kernmarkt von CoWoS bilden.wccftech

Breitere Auswirkungen

Die geplante Verdopplung unterstreicht, wie fortgeschrittenes Packaging, einst ein Nebenschauplatz in der Endfertigung, zum zentralen Engpass bei der KI-Chipproduktion geworden ist. Die von TSMC in seinem Werk in Arizona gefertigten Chips müssen derzeit zur CoWoS-Verpackung nach Taiwan geflogen werden, ein logistischer Engpass, den die neuen Verpackungslinien in Arizona beheben sollen. Da bei den KI-Arbeitslasten kein Abflachen absehbar ist, entwickelt sich das Rennen um den Ausbau der Packaging-Kapazitäten zu einer der prägenden Herausforderungen der Halbleiterindustrie bis zum Ende des Jahrzehnts.wccftech