TSMC will Rechenleistung bis 2029 dank Advanced Packaging verfünfzigfachen

TSMC Taiwan Semiconductor Manufacturing Company Limited ↘ 0.53% hat am Montag auf der SEMICON Taiwan 2026 eine ehrgeizige Technologie-Roadmap vorgestellt. Der Chiphersteller prognostiziert, dass seine hochentwickelten Packaging-Technologien SoIC und CoWoS bis 2029 eine 50-fache Steigerung der Systemrechenleistung im Vergleich zu 2024 erzielen werden. Damit positioniert sich das Unternehmen im Zentrum dessen, was es als die „echte Industrialisierung der KI“ bezeichnet.

Integrierte Systeme statt einzelner Chips

April Li, TSMCs weltweite Leiterin für die Geschäftsentwicklung in den Bereichen KI und High-Performance Computing, erklärte in einer Keynote auf dem IC Forum der Veranstaltung, dass der Bedarf an KI-Rechenleistung jährlich um das Fünffache steige, was den Druck auf die gesamte Halbleiter-Lieferkette erhöhe. Anstatt sich nur auf Fortschritte bei einzelnen Chips oder Modellen zu verlassen, müsse die zukünftige KI-Infrastruktur Rechenleistung, Speicher, Verbindungen, Storage und Energiemanagement über Chips, Server-Racks und ganze Rechenzentren hinweg integrieren.trendforce+1

„In dieser neuen Ära werden nicht diejenigen Marktführer sein, die einfach nur bessere Modelle entwickeln, sondern diejenigen, die die am stärksten integrierten Systeme bauen“, so Li.focustaiwan

Als wesentlichen Treiber nannte Li die rasant steigende Nachfrage nach Inferenz. Das weltweite Volumen an Inferenz-Token habe sich seit 2022 fast verfünfhundertfacht, während agentische KI-Systeme weitaus mehr Token verbrauchen als herkömmliche Abfragen. Allein der Datentransfer kann bei typischen Arbeitslasten bis zu 60 Prozent der Systemaktivität ausmachen, was dazu führt, dass teure Beschleuniger mit einer Auslastung von unter 40 Prozent arbeiten.focustaiwan

Packaging-Roadmap und Vorstoß bei Silizium-Photonik

Um diesen Anforderungen gerecht zu werden, treibt TSMC seine 3DFabric-Plattform voran, die das 3D-Stacking von SoIC mit dem fortschrittlichen CoWoS-Packaging kombiniert. Das Unternehmen plant eine N2P-auf-N3P-3D-Integration für 2026, gefolgt von A14-auf-A14 im Jahr 2029, wobei der Abstand der Verbindungen (Interconnect Pitch) auf 4,5 Mikrometer schrumpfen soll. TSMC produziert CoWoS bereits in einer Größe von 5,5 Retikeln in Serie. Für 2028 ist ein Gehäuse mit 14 Retikeln geplant, das Platz für etwa 10 Compute-Dies und 20 HBM-Stacks bietet.xenospectrum+2

Unabhängig davon erklärte TSMC-Vizepräsident K.C. Hsu, dass Silizium-Photonik bis 2027 voraussichtlich mehr als 50 Prozent des Marktes für optische Transceiver ausmachen wird, wobei einige Zulieferer in der zweiten Hälfte des Jahres 2026 mit der Massenproduktion von Co-Packaged Optics beginnen sollen. Die COUPE-Plattform von TSMC integriert elektronische und photonische Schaltkreise und zielt auf eine Skalierung der Bandbreite von 3,2 Tbit/s auf über 12,8 Tbit/s ab.trendforce

CoWoS-Kapazität bleibt ein Nadelöhr

Trotz einer etwa verneunfachten CoWoS-Kapazität innerhalb von drei Jahren, von rund 13.000 bis 16.000 Einheiten pro Monat Ende 2023 auf prognostizierte 120.000 bis 140.000 bis Ende 2026, wird voraussichtlich eine Angebotslücke von etwa 10 Prozent bestehen bleiben. Nvidia ↗ 1.48% kontrolliert schätzungsweise allein 60 Prozent der weltweiten CoWoS-Nachfrage, sodass AMD Advanced Micro Devices, Inc. ↗ 1.10%, Broadcom ↗ 0.42% und Cloud-Anbieter um den verbleibenden Teil konkurrieren müssen.xenospectrum

„Die Zeiten, in denen wir einfach nur Wafer über den Zaun liefern konnten, sind vorbei“, sagte Li und beschrieb damit, wie sich die Rolle von TSMC heute vom Silizium bis hin zum Rechenzentrum erstreckt.focustaiwan