Huawei : sa nouvelle puce Kirin réduit la consommation de 66 % malgré 55 % de transistors en plus

La responsable de la division semi-conducteurs de Huawei, He Tingbo, a publié le 4 septembre une étude détaillant les données de performance mesurées du futur processeur mobile Kirin 2026. Elle affirme que la puce atteint une augmentation de 55 % de la densité de transistors par rapport à sa devancière, tout en réduisant nettement la consommation d'énergie dans ses principaux blocs de traitement.finance.biggo+1

L'article, intitulé « La puce τ de Huawei devait-elle fondre ? » et publié sur ChinaXiv, la plateforme de prépublication gérée par l'Académie chinoise des sciences, répond directement aux sceptiques qui soutenaient que l'architecture de puces empilées en 3D de Huawei surchaufferait inévitablement.chinaxiv+1

Des gains d'énergie généralisés

À performances équivalentes par rapport au Kirin 9030 Pro, l'unité de traitement neural (NPU) du Kirin 2026 consomme 66 % d'énergie en moins, avec une fréquence d'horloge en baisse de 63 % et une tension d'alimentation passant de 0,85 V à 0,55 V. La consommation d'énergie du GPU chute de 58 %, tandis que les cœurs de performance du CPU enregistrent une réduction de 41 %. À pleine capacité, le NPU replié peut atteindre 70 TOPS en inférence IA : une amélioration de 141 % par rapport à la génération précédente.huaweicentral+1

He Tingbo articule ces résultats autour d'une thèse centrale : la principale source de consommation d'énergie dans les puces modernes n'est pas le calcul des transistors lui-même, mais le déplacement des données à travers les interconnexions métalliques. Elle utilise une analogie avec le trajet domicile-travail : l'énergie dépensée par un travailleur provient moins de son travail au bureau que de son trajet. Elle soutient ainsi que raccourcir le trajet des signaux importe tout autant que de réduire la taille des transistors.finance.biggo+1

LogicFolding : la verticalité plutôt que l'horizontalité

Ces gains découlent de l'architecture LogicFolding de Huawei, qui réorganise la disposition traditionnellement plate des circuits en deux couches verticales reliées par hybridation directe. Sur le Kirin 2026, la longueur moyenne des fils du cœur diminue d'environ 20 %, et les connexions du chemin critique sont raccourcies jusqu'à 70 %. La longueur du routage de l'horloge baisse de 28 %, et le nombre de tampons d'horloge passe d'environ 43 600 à 19 000.South China Morning Post+1

He Tingbo se montre lucide quant aux limites de cette approche. Les charges de travail du CPU, intrinsèquement sérielles, profitent moins de cette méthode, et elle estime qu'il faudra encore trois à cinq ans de travaux pour optimiser la conception des CPU plus complexes.finance.biggo

Les perspectives d'avenir

L'étude offre également un aperçu du Kirin 2027, qui réduit le pas de liaison hybride à 1 micron, avec plus de 100 millions de points d'interconnexion verticale. Huawei prévoit que la puce de 2027 atteindra une réduction de 47 % de la consommation d'énergie, surpassant les puces à architecture planaire en termes de densité de puissance. L'entreprise ambitionne de ramener le pas de liaison à 720 nanomètres d'ici trois ans.huaweicentral+1

Le Kirin 2026, dont le lancement est prévu cet automne dans la gamme Mate 90, sera la première puce commerciale conçue avec LogicFolding. Reste à savoir si cette approche pourra s'étendre sur plusieurs générations, en équilibrant puissance, performances, rendement et coût, une question cruciale pour une industrie qui observe le pari de Huawei sur l'ère post-loi de Moore, sur fond de restrictions d'exportation américaines toujours en vigueur.Huawei+3