Newsletter Subscribe
Enter your email address below and subscribe to our newsletter
[forminator_form id="25163"]

finance.biggo+1huawei+1huawei+1La responsable de semiconductores de Huawei, He Tingbo, publicó el 3 de julio la versión 2 del artículo sobre la ley de escala Tau (τ) en la plataforma de prepublicaciones ChinaXiv. El documento complementa el marco original con detalles de ingeniería y datos de medición en producción masiva procedentes del sistema en chip Kirin 2026 de la empresa.x+3
El artículo actualizado profundiza en la teoría que He presentó por primera vez en mayo en el Simposio Internacional de Circuitos y Sistemas de la IEEE de 2026 en Shanghái. En aquel momento, esbozó un cambio de paradigma: pasar de la reducción geométrica de transistores a la optimización del tiempo de propagación de señales en múltiples niveles de la arquitectura del chip.huawei+1
La versión V2 incluye datos de prueba del proceso de unión híbrida de Huawei, que fusiona contactos de cobre de capas de chips apiladas verticalmente con un paso de unión de aproximadamente 1,5 micrómetros. Esta arquitectura LogicFolding distribuye la lógica de la ruta crítica entre varias capas activas en lugar de extenderla sobre un único plano bidimensional, lo que acorta las distancias de cableado y reduce las cargas resistivas y capacitivas que ralentizan la propagación de la señal.youtube+3
Según información revelada previamente por Huawei, el chip Kirin 2026 alcanza una densidad de 238 millones de transistores por milímetro cuadrado, frente a los 155 millones anteriores, sin necesidad de pasar a un nodo de proceso más pequeño. La compañía ha señalado que los chips Kirin que se lanzarán en el otoño de 2026 serán los primeros en adoptar la arquitectura LogicFolding.huawei+1
Este avance pone de relieve la estrategia de Huawei para competir con los fabricantes occidentales de chips, a pesar de estar bloqueada para acceder a equipos avanzados de litografía EUV debido a los controles de exportación de EE. UU. En lugar de perseguir la reducción geométrica subatómica, Huawei sostiene que la industria debe optimizarse en función del tiempo, comprimiendo el retardo característico τ desde la conmutación de transistores en picosegundos hasta la ejecución completa de tareas a nivel de sistema.techflowpost+1
He Tingbo señaló durante su intervención de mayo que Huawei ha diseñado y producido en masa 381 chips en los últimos seis años utilizando variantes preliminares de este enfoque. La empresa prevé que para 2031 los chips diseñados bajo la ley de escala Tau alcanzarán una densidad de transistores equivalente a un proceso de 1,4 nanómetros.semiwiki+2
Como informó EE Times, los datos del Kirin 2026 constituyen "la primera verificación a nivel de sistema de la escala τ en un producto del mundo real", una afirmación que el documento V2 respalda ahora con mediciones reales de producción y no solo con proyecciones.eetimes