Nedmontering visar att SMIC:s senaste chipprocess matchar TSMC:s 7nm-era-densitet

SemiAnalysis släppte i helgen den första offentliga nedmonteringen från sitt nya STEEL Lab (Teardown Engineering & Evaluation Lab), och levererade en detaljerad teknisk analys av Huaweis Kirin 9030 Pro byggd på SMIC:s (Semiconductor Manufacturing International Corporation) mest avancerade N+3-processnod. Rapportens huvudfynd: SMIC N+3 uppnår en minsta metallpitch på 32,5 nanometer på sitt M0-lager – ungefär 10 % tätare än 36 nm-pitchen på Intel:s ↗ 0.55% Panther Lake-processorer byggda på 18A-noden. Men SemiAnalysis kallade själv jämförelsen för ett "cherry picked metric" och varnade för att ett enskilt lokalt routingskikt inte avgör vilken process som är mer avancerad.kucoin+2

Genom transmissionselektronmikroskopi mätte STEEL Lab SMIC N+3:s Bohr-logikdensitet till 113,4 miljoner transistorer per kvadratmillimeter, något över TSMC:s (Taiwan Semiconductor Manufacturing Company Limited) ↘ 2.09% N6 på 107,7 MTr/mm². Cellhöjden krympte från 252 nm på den tidigare N+2-noden till 228 nm, och kontaktad gate-pitch sjönk från 63 nm till 57 nm. Densiteten uppnåddes helt genom DUV-litografi, utan tillgång till ASML:s ↘ 1.59% EUV-utrustning, med hjälp av självjusterande fyrdubbel mönstring på M0-lagret – en teknik som kräver långt fler masker, stramare överlagringskontroll och högre kostnader än den dubbla mönstring som TSMC använder för N6.odaily+1

Prestandan ligger fortfarande efter globala flaggskepp

Även om densitetssiffrorna representerar verkliga framsteg, ligger Kirin 9030 fortfarande långt efter nuvarande ledande mobilchipp i prestanda och energieffektivitet. SemiAnalysis fann att chippets primärkärna-IPC ungefär matchar Arm:s Cortex-X2 från 2021, medan Apple:s ↗ 0.91% senaste M5-kärna har en 2,7x absolut prestandafördel. GPU-prestandan från Maleoon 935 når nivån för 2022 års Android-flaggskepp, vilket något överstiger Snapdragon 8+ Gen 1, men ligger efter Qualcomm:s ↘ 2.16% nuvarande Snapdragon 8 Elite Gen 5 med en faktor på 2,4 till 2,6 gånger. Huvudorsaken, konkluderar rapporten, är inte chippdesign utan tillverkningsprocess – Apple och Qualcomm drar nytta av TSMC:s N4- och N3P-noder, som erbjuder fundamentala fördelar inom kraft-frekvens-skalning.odaily

LogicFolding som vägen framåt

Med konventionell planär skalning alltmer begränsad under USA:s exportkontroller har Huawei satsat sin färdplan på en annan metod. Vid IEEE ISCAS-konferensen i Shanghai den 25 maj avtäckte Huaweis halvledarchef He Tingbo Tau-skalningslagen och LogicFolding-arkitekturen, som syftar till att stapla aktiva logikskikt vertikalt med hjälp av hybridbindning med fin pitch istället för att förlita sig på mindre transistorer. Huaweis färdplan siktar på en stor kärnfrekvens på 5 GHz och en ekvivalent densitet på 295 MTr/mm² till 2031 – jämförbart med TSMC:s planerade 14A-klass-nod – där de första LogicFolding-aktiverade Kirin-chippen förväntas under hösten 2026.actuia+3

SemiAnalysis uttryckte försiktighet kring denna bana och noterade att Huaweis densitetsberäkningar för staplade designer är baserade på paketavtryck istället för per-die-metriker, vilket gör direkta jämförelser med konventionella gjuterinoder svåra. Som nedmonteringen konkluderar, har exportkontroller inte stoppat Kinas chippframsteg – men de har ändrat både vägen och kostnaderna för framsteg.odaily+1